Conception, optimisation et implémentation d’architectures matérielles du processeur Transformée en Cosinus Discrète (DCT) 2D et 3D sur FPGA pour le traitement des résolutions ultra haute définition (UHDTV).